

Théorie

Les questions 1 à 4 portent sur le document « La loi de Moore ».

1. Qu'est-ce qu'un transistor ? Qu'est-ce que le silicium ?

Un transistor est un interrupteur électronique, brique de base des processeurs. Le silicium est un semi-conducteur (extrait du sable) avec lequel on fabrique les transistors.

2. Selon les articles, définis au mieux la loi de Moore.

Prédiction de Gordon Moore (1965) : le nombre de transistors dans une puce double environ tous les deux ans (et la puissance avec lui). Ce n'est pas une loi physique, plutôt une prophétie auto-réalisatrice suivie par l'industrie.

3. Comment cette loi a-t-elle évolué au cours des années ? Pourquoi ralentit-elle ?

Elle s'est vérifiée pendant plus de 40 ans (de 2300 transistors en 1971 à des milliards). Dans les années 2000, on a atteint un palier de fréquence et on est passé aux multicœurs. Elle ralentit car les transistors sont si petits (quelques nm) qu'ils deviennent très chers à produire et que l'effet tunnel apparaît. Seuls trois fabricants (TSMC, Samsung, Intel) suivent encore.

4. Que peut-on imaginer pour l'avenir ? En quoi l'arrêt de cette croissance pourrait-il être bénéfique ?

Processeurs en 3D (plusieurs couches), nanotubes de carbone, informatique biologique, ordinateur quantique. Bénéfice : les développeurs devront optimiser leurs logiciels au lieu de compter sur des puces toujours plus puissantes ; les appareils resteraient performants plus longtemps.

5. Quels composants retrouve-t-on dans un cœur ? À quoi sert le compteur ordinal ?

Un compteur ordinal, des registres, des unités de calcul (UAL) et un cache L1. Le compteur ordinal contient l'adresse de la prochaine instruction à exécuter.

6. Un processeur monocœur traite les instructions « en série ». Que cela veut-il dire ? Comment peut-il pourtant faire tourner plusieurs logiciels « en même temps » ?

Il exécute une seule instruction à la fois, l'une après l'autre. Le système d'exploitation donne la main à chaque programme à tour de rôle, pendant quelques millisecondes : cela va si vite qu'on a l'impression qu'ils tournent en même temps.

7. Lancer un traitement multitâche, est-ce la même chose que lancer un programme parallèle ? Explique.

Non. En multitâche (programmation concurrente), les tâches avancent en alternance et se partagent les ressources (possible avec un seul cœur). En parallèle, les tâches s'exécutent réellement en même temps sur plusieurs cœurs.

8. Qu'est-ce que l'effet Joule ? Quel rôle a-t-il joué dans l'apparition des processeurs multicœurs ?

C'est la production de chaleur par un courant électrique qui traverse un conducteur. Plus la fréquence augmentait, plus les processeurs chauffaient (plus de 100 W) : impossible de continuer la course aux GHz. On a donc multiplié les cœurs sans augmenter la fréquence.

9. Qu'est-ce qu'un *die* ? Dans quel cas un processeur multicœur n'apporte-t-il aucun gain de performance ?

Le *die* est la puce de silicium sur laquelle sont gravés les cœurs et les caches. Aucun gain si on n'utilise qu'un programme conçu pour un seul cœur, ou si la tâche ne peut pas être découpée.

10. Vrai ou faux ? Corrige les affirmations fausses.

- Un processeur multicœur asymétrique possède des cœurs tous identiques.
- Dans un cache partagé, deux programmes ne risquent jamais de se disputer l'espace mémoire.
- Le temps d'accès est plus court dans un cache partagé.
- L'espionnage du bus doit être mis en place sur un cache partagé pour garantir la cohérence.
- Un répertoire (table de correspondance) mémorise quels caches possèdent une copie d'une donnée, pour pouvoir les mettre à jour.
- Aujourd'hui, un processeur propose soit un cache partagé, soit un cache dédié.
- Un cache L3 coûte plus cher qu'un registre et a un temps d'accès plus rapide.
- L'espionnage du bus fonctionne avec des bits de validité pour chaque ligne de cache.
- Le cache L1 est généralement partagé entre tous les cœurs.
- Un processeur « 4 cœurs / 8 threads » utilise l'hyper-threading.

a) **Faux** : les cœurs sont différents (par exemple P-cores et E-cores).

b) **Faux** : deux programmes gourmands peuvent se disputer le cache.

c) **Faux** : un cache partagé est plus grand, donc plus lent qu'un cache dédié.

d) **Faux** : un cache partagé n'a pas de problème de cohérence ; c'est avec les caches dédiés qu'il faut l'espionnage du bus.

e) **Vrai** : c'est la deuxième solution au problème de cohérence.

f) **Faux** : les processeurs actuels sont hybrides : L1 dédié, L3 partagé...

g) **Faux** : c'est l'inverse : le registre est plus rapide et plus cher.

h) **Vrai** : ils indiquent si la donnée est à jour ou périmée.

i) **Faux** : le L1 n'est jamais partagé, pour rester le plus rapide possible.

j) **Vrai** : chaque cœur physique traite deux threads.

Exercices

1. Le premier microprocesseur d'Intel, le 4004 (1971), contenait 2300 transistors. On suppose que le nombre de transistors double tous les 2 ans.

- Combien de transistors la loi de Moore prévoit-elle en 1991 ? En 2011 ?
- En 1989, l'Intel 486 contenait 1,2 million de transistors ; en 2011, un Core i7 en contenait 1,16 milliard. Compare avec tes prévisions.
- En quelle année la loi de Moore prévoit-elle de dépasser pour la première fois 1 million de transistors ?

a) 1991 : 20 ans = 10 doublings $\rightarrow 2300 \times 2^{10} = 2\,355\,200$ transistors. 2011 : 40 ans = 20 doublings $\rightarrow 2300 \times 2^{20} = 2\,411\,724\,800$ ($\approx 2,4$ milliards).

b) Les prévisions sont du bon ordre de grandeur : environ 2 millions prévus en 1991 pour 1,2 million réels en 1989 ; 2,4 milliards prévus en 2011 pour 1,16 milliard réels. La loi est une bonne approximation, mais le rythme réel est un peu plus lent.

c) Il faut $2300 \times 2^k > 1\,000\,000$. $2300 \times 2^8 = 588\,800$ (trop peu) et $2300 \times 2^9 = 1\,177\,600$. Donc 9 doublings = 18 ans → **1989**. (L'Intel 486 sort justement en 1989 !)

2. Une tâche dure **20 secondes** sur un seul cœur. **75 %** de cette tâche peut être répartie sur plusieurs cœurs, le reste ne peut pas être découpé. Calcule la durée de la tâche avec 2, 4 et 8 cœurs. Quelle est la durée minimale, même avec un nombre infini de cœurs ?

Partie non parallélisable : 25 % de 20 s = 5 s. Partie parallélisable : 15 s.

2 cœurs : $5 + 15 / 2 = \mathbf{12,5\ s}$

4 cœurs : $5 + 15 / 4 = \mathbf{8,75\ s}$

8 cœurs : $5 + 15 / 8 = \mathbf{6,875\ s}$

Avec une infinité de cœurs, la partie parallélisable tend vers 0 : la durée ne descendra jamais sous **5 s**.

3. Deux cœurs A et B possèdent chacun un cache **dédié**. La variable score vaut 10 en mémoire vive et les deux cœurs en ont une copie dans leur cache.
- Le cœur A ajoute 5 à score. Que contient chaque cache ?
 - Le cœur B lit ensuite score. Quelle valeur obtient-il ? Quel est le problème ?
 - Explique comment l'espionnage du bus permet d'éviter ce problème.
 - Ce problème existerait-il avec un cache partagé ? Pourquoi ?

a) Cache de A : score = 15 ; cache de B : score = 10.

b) Le cœur B lit 10 : une donnée périmée. Les caches ne sont plus cohérents.

c) Le cache de B « écoute » le bus : il voit l'écriture de A sur score et marque sa copie comme périmée grâce à son bit de validité. Lors de la lecture, B va chercher la valeur à jour (15).

d) Non : avec un cache partagé, la donnée n'existe qu'une seule fois, A et B lisent et écrivent la même copie.

4. Explique chaque élément de ces fiches techniques : nombre de cœurs physiques, nombre de cœurs logiques, utilisation de l'hyper-threading, signification des fréquences et de la taille du cache.
- AMD Ryzen 5 3600 : 6 cœurs, 12 threads, 3,6 GHz / 4,2 GHz turbo, cache 35 Mo
 - Intel Core i5-9400F : 6 cœurs, 6 threads, 2,9 GHz / 4,1 GHz turbo, cache 9 Mo

a) 6 cœurs physiques, 12 cœurs logiques : il utilise l'hyper-threading (SMT), chaque cœur traite 2 threads. Fréquence de base 3,6 GHz, jusqu'à 4,2 GHz en turbo. 35 Mo de mémoire cache au total.

b) 6 cœurs physiques, 6 cœurs logiques : pas d'hyper-threading. Fréquence de base 2,9 GHz, turbo 4,1 GHz, 9 Mo de cache.

5. Dessine l'organisation des caches d'un processeur à 4 cœurs dans lequel chaque cœur possède son cache L1, les cœurs partagent un cache L2 deux par deux et un cache L3 est partagé par tous les cœurs. Comment appelle-t-on ce type d'architecture ?

Schéma : 4 cœurs, chacun relié à son L1 ; les cœurs 1-2 reliés à un L2, les cœurs 3-4 à un autre

L2 ; les deux L2 reliés à un L3 commun (voir le schéma « architectures hybrides » du cours). C'est une architecture **hybride**.